Interested Article - Xeon Phi

gaynor
  • 2021-09-21
  • 1

Xeon Phi — семейство x86 процессоров североамериканской корпорации Intel с большим количеством процессорных ядер . Данные процессоры предназначены для использования в суперкомпьютерах , серверах и высокопроизводительных рабочих станциях . Архитектура процессоров позволяет использовать стандартные языки программирования и технологии OpenMP .

Изначально разработаны на основе экспериментальных видеоускорителей Intel для вычислений ( GPGPU ) (проекты Larrabee 2006 и Intel MIC 2010 года) . В отличие от других GPGPU (в частности Nvidia Tesla ), в процессорах Xeon Phi используется x86-совместимое ядро, не требующее переписывания программ на специальные языки ( CUDA , OpenCL ) .

Первоначально представлены в 2012 году в виде карт расширения PCIe ( Knights Corner , 22 нм).
Продукты второго поколения Knights Landing ( 14 нм ) анонсированы в 2013 году и появились в 2016 году и представляют собой процессор для установки в серверный сокет LGA3647 (являются центральным процессором).

Суперкомпьютер Tianhe-2 , использовавший ускорители Xeon Phi

В июне 2013 суперкомпьютер Tianhe-2 из (Китай) стал быстрейшим в мире . Он использовал сопроцессоры Intel Xeon Phi и центральные процессоры Xeon ( Ivy Bridge -EP) для достижения 33.86 петафлопсов.

Продукты Xeon Phi ориентированы на рынок, в котором также используются сопроцессоры Nvidia Tesla и AMD .

История

Предпосылки

Микроархитектура Larrabee (разрабатывалась с 2006 года ) ввела применение очень широких векторных АЛУ (512-разрядные SIMD ) в микропроцессоры с архитектурой x86 . Также в ней применялась кольцевая шина для обеспечения когерентности кэшей и для связи с контроллером памяти . Каждое ядро Larrabee могло исполнять 4 потока. Также Larrabee имели некоторые блоки, специфичные для видеоускорителей (GPU), в частности, текстурный блок. От планов производить GPU для рынка ПК, основанный на исследованиях проекта Larrabee, отказались в мае 2010.

В другом исследовательском проекте Intel была реализована архитектура x86 на многоядерном процессоре — (прототипы представлены в 2009 году ), предназначенном для облачных вычислений. Одна микросхема имела 48 независимых ядер с индивидуальным управлением частотой и напряжением. Для связи ядер использовалась сеть с ячеистой структурой ( mesh ). В проекте не поддерживалась когерентность кэшей.

( прототип представлен в 2007 году ) — экспериментальный 80-ядерный микропроцессор. Каждое ядро содержало 2 АЛУ для обработки вещественных данных . Размер машинной команды — 96 бит ( VLIW ). Проект смог достичь 1,01 тераFLOPS на частоте 3,16 ГГц и при потреблении 62 Вт электроэнергии.

Knights Ferry

Первое поколение процессоров на базе архитектуры Intel MIC под кодовым названием Knights Ferry .

Прототип Intel MIC — плата расширения Knights Ferry , основанная на процессоре Aubrey Isle . Анонсирован 31 мая 2010 года. Заявлено, что продукт является продолжением работ по проектам Larrabee , Single-chip Cloud Computer и другим исследовательским проектам.

Карта с интерфейсом PCIe имеет 32 ядра, in-order, с частотами до 1,2 ГГц, исполняющих 4 потока на каждом ядре. На карте установлено 2 ГБ памяти GDDR5 , . Микропроцессор имеет 8 МБ когерентного кэша L2 (256 кБ на ядро; L1 — 32 кБ на ядро). Максимальная потребляемая мощность около 300 Вт, использует 45 нм техпроцесс. В чипе Aubrey Isle используется кольцевая шина шириной в 1024 разряда (по 512 бит в каждом направлении), соединяющая процессоры и оперативную память. Одна плата имеет производительность более 750 ГигаFLOPS (в прототипе реализована только работа с 32-разрядными плавающими , за такт каждое ядро выполняет до 16 операций ).

Прототипы использовались в CERN , (KISTI) и . Среди производителей аппаратного обеспечения для прототипов были названы IBM , SGI , HP , Dell .

Knights Corner

Второе поколение процессоров на базе архитектуры Intel MIC под кодовым названием Knights Corner .

Ожидается, что линия продуктов Knights Corner будет выполнена с использованием 22 нм техпроцесса, с применением (Intel Tri-gate). Ожидается что микросхема будет содержать более 50 ядер, и что на её базе будут созданы коммерчески доступные продукты.

В июне 2011 года SGI объявила о партнерстве с Intel в целях использования продуктов с архитектурой MIC в своих решениях для высокопроизводительных вычислений (HPC). В сентябре 2011 года (TACC) объявил об использовании карт Knights Corner в проектируемом суперкомпьюетере «Stampede» с планируемой производительностью в 8 петаFLOPS. Согласно публикации «Stampede: A Comprehensive Petascale Computing Environment» чипы MIC второго поколения (Knights Landing) будут добавлены в суперкомпьютер позже и увеличат пиковую производительность до 15 петаFLOPS.

15 ноября 2011 года Intel продемонстрировала ранние инженерные образцы процессора Knights Corner.

5 июня 2012 года Intel опубликовала исходный код ПО ( Linux , GCC , GDB ) и документацию на Knights Corner.

В июне 2012 года Cray анонсировал, что будет использовать 22-нм 'Knight’s Corner' (под брендом 'Xeon Phi') в качестве сопроцессоров в высокопроизводительных системах 'Cascade'.

На конференции ISC в июне 2012 микропроцессор Knight Corner был переименован в Xeon Phi .

Knights Landing

Третье поколение процессоров на базе архитектуры Intel MIC под кодовым названием Knights Landing .

Эти процессоры изготавливаются с использованием 14-нм техпроцесса компании Intel, с применением технологии («3-D tri-gate») второго поколения. Продукты этого поколения могут использоваться как в качестве сопроцессора на базе PCIe карт расширения, так и в качестве центрального процессора (CPU), которые устанавливаются непосредственно в сокет материнских плат. В виде центрального процессора сочетают в себе всю функциональность классического основного процессора и одновременно функциональность специализированных сопроцессоров. Это избавит от сложностей программирования передачи данных по PCIe, а также значительно увеличит вычислительную плотность и производительность на ватт в данном классе процессоров. Во всех типах процессоров этого поколения значительно увеличится пропускная способность памяти путём внедрения комплексной многоуровневой интегрированной памяти. Это устранит «узкие места» предыдущего поколения, увеличит производительность для высокопроизводительных вычислений, и позволит в полной мере использовать имеющиеся вычислительные мощности .

В 2013 году были представлены некоторые подробности про 72-ядерную систему Knights Landing с ядрами на базе модифицированной микроархитектуры Atom с добавлением AVX -512 .

В ноябре 2015 года компания Intel продемонстрировала кремниевую пластину и первые образцы чипов Knights Landing. Также стали известны основные подробности об архитектуре и характеристиках чипов, в частности, что в Knights Landing реализован интерфейс высокопроизводительной сети Intel Omni-Path первого поколения .

Knights Hill

Четвёртое поколение процессоров на базе архитектуры Intel MIC под кодовым названием Knights Hill .

Будет базироваться на 10-нанометровом техпроцессе и использовать второе поколение межпроцессорного интерфейса Omni-Path .

Knights Mill

Knights Mill, следующее поколение Xeon Phi, оптимизирован для ускорения задач глубокого обучения , первоначально выпущен в декабре 2017 года. Почти идентичен по техническим характеристикам Knights Landing, включает в себя оптимизацию для лучшего использования инструкций AVX-512 и обеспечивает 4 потока на ядро.

Xeon Phi

18 июня 2012 года Intel заявила что будет использовать бренд «Xeon Phi» для всей линейки продуктов, созданных на базе Intel MIC.

В сентябре 2012 было объявлено о создании суперкомпьютера с использованием более 6400 процессоров Xeon Phi в . Планируется, что Stampede будет иметь производительность около 10 петафлопс .

В ноябре 2012 года Intel анонсировала два семейства сопроцессоров Xeon Phi: Xeon Phi 3100 и Xeon Phi 5110P. Процессоры Xeon Phi 3100 имеют производительность более 1 терафлопса (при работе с числами двойной точности), пропускную способность памяти в 240 ГБ/с и тепловыделение не выше 300 Вт. Семейство Xeon Phi 5110P сможет исполнять до 1,01 терафлопс (двойной точности), работать с памятью со скоростью в 320 ГБ/с и выделять не более 225 Вт. Производиться Xeon Phi будет по технологии 22 нм. Цена Xeon Phi 3100 составит менее 2000 долларов США, а Xeon Phi 5110P будет стоить 2649 долларов.

Характеристики

В основе архитектуры Intel MIC лежит классическая архитектура x86, на ускорителе исполняется ОС Linux . Для программирования MIC предполагается использовать OpenMP , OpenCL , Intel Cilk Plus , специализированные компиляторы Intel Fortran, Intel C++. Также предоставляются математические библиотеки.

От Larrabee унаследованы набор команд x86, 512-битные векторные АЛУ (до 16 операций над float или до 8 операций над double в инструкции), когерентный L2 кэш размером 512 КБ на ядро , и сверхширокая кольцевая шина для связи ядер и контроллера памяти.

Описание набора команд Intel MIC опубликовано на официальном сайте .

Продажи начались в январе 2013 года.

См. также

Примечания

  1. Ian Cutress & Anton Shilov. (7 мая 2019). Дата обращения: 12 марта 2020. 26 октября 2021 года.
  2. 19 октября 2017 года. .
  3. robert-reed. . software.intel.com (4 февраля 2013). Дата обращения: 5 мая 2020. 24 июня 2018 года.
  4. Jeffers, James; Reinders, James. Intel Xeon Phi Coprocessor High Performance Programming (англ.) . — Morgan Kaufmann , 2013. — ISBN 978-0124104143 .
  5. ↑ Mittal, Sparsh; Anand, Osho; Kumarr, Visnu P (май 2019). Дата обращения: 7 октября 2019. 16 марта 2022 года.
  6. Sodani, Avinash et al. Knights Landing: Second-Generation Intel Xeon Phi Product (англ.) // (англ.) ( : journal. — 2016. — Vol. 36 , no. 2 . — P. 34—46 . — doi : .
  7. . TOP500. Дата обращения: 18 июня 2013. 21 июня 2013 года.
  8. . Дата обращения: 21 июня 2013. 22 июня 2013 года.
  9. Charlie Demerjian (3 July 2006), , www.theinquirer.net , The Inquirer . Дата обращения: 22 июня 2012. Архивировано из 27 апреля 2012 года.
  10. Источники:
    • Tom Forsyth, (PDF) , www.stanford.edu , Intel . Дата обращения: 22 июня 2012. Архивировано 24 октября 2012 года.
  11. Ryan Smith (25 May 2010), , www.anandtech.com , AnandTech . Дата обращения: 22 июня 2012. Архивировано 20 июня 2012 года.
  12. Tony Bradley (3 December 2009), , www.pcworld.com , . Дата обращения: 22 июня 2012. Архивировано из 27 апреля 2012 года.
  13. , techresearch.intel.com , Intel . Дата обращения: 22 июня 2012. Архивировано 20 апреля 2012 года.
  14. Ben Ames (11 February 2007), , www.pcworld.com , IDG News . Дата обращения: 22 июня 2012. Архивировано из 17 января 2012 года.
  15. (PDF) , download.intel.com , Intel . Дата обращения: 22 июня 2012. Архивировано 9 октября 2012 года.
  16. Anton Shilov (12 February 2007), , www.xbitlabs.com , Xbit laboratories, из оригинала 5 февраля 2015 , Дата обращения: 22 июня 2012 . Дата обращения: 22 июня 2012. Архивировано из 5 февраля 2015 года.
  17. ↑ Charlie Demerjian. . (12 июня 2012). 27 июня 2013 года.
  18. ↑ Источники:
    • Rupert Goodwins (1 June 2010), , www.zdnet.co.uk , ZDNet . Дата обращения: 22 июня 2012. Архивировано 28 ноября 2011 года.
    • , www.intel.com , Intel , 31 May 2010 . Дата обращения: 22 июня 2012. Архивировано 28 августа 2012 года.
  19. ↑ Mike Giles (24 June 2010), (PDF) , people.maths.ox.ac.uk , pp. 8—10 . Дата обращения: 22 июня 2012. Архивировано 29 марта 2012 года.
  20. ↑ (PDF) , techresearch.intel.com , Intel , Section 2.2 Radix sort on MIC Architecture: …The MIC architecture is an x86-based many-core processor architecture based on small in-order cores that uniquely combines full programmability of today's general-purpose CPU architectures with compute-throughput and memory bandwidth capabilities of modern GPU architectures. Each core is a general-purpose processor, which has a scalar unit based on the Pentium processor design, as well as a vector unit that supports 16 32-bit float or integer operations per clock. The MIC architecture has two levels of cache: low latency L1 cache and larger globally coherent L2 cache that is partitioned among the cores. Knights Ferry (KNF) (an implementation of the MIC architecture), has a 32 kB L1 cache and 256 kB partitioned L2 cache. To further hide latency, each core is augmented with 4-way multithreading. . Дата обращения: 22 июня 2012. Архивировано 27 марта 2012 года.
  21. ↑ Gareth Halfacree (20 June 2011), , www.thinq.co.uk , . Дата обращения: 22 июня 2012. Архивировано 5 октября 2011 года.
  22. (PDF) , www.many-core.group.cam.ac.uk , Intel, December 2010, (PDF) из оригинала 2 апреля 2012 , Дата обращения: 22 июня 2012 . Дата обращения: 22 июня 2012. Архивировано из 2 апреля 2012 года.
  23. Rick Merritt (20 June 2011), , www.eetimes.com , . Дата обращения: 22 июня 2012. Архивировано 5 октября 2012 года.
  24. Tom R. Halfhill (18 July 2011), , www.linleygroup.com , . Дата обращения: 22 июня 2012. Архивировано 2 апреля 2012 года.
  25. Andrea Petrou (20 Jun 2011), , news.techeye.net , из оригинала 16 сентября 2011 , Дата обращения: 22 июня 2012 . Дата обращения: 22 июня 2012. Архивировано 16 сентября 2011 года.
  26. , www.tacc.utexas.edu , , 22 September 2011 . Дата обращения: 22 июня 2012. Архивировано 5 августа 2012 года.
  27. ↑ . IEEE Cluster 2011 Special Topic . Дата обращения: 16 ноября 2011. 26 сентября 2012 года.
  28. Marcus Yam (16 2011), , www.tomshardware.com , Tom's Hardware , Дата обращения: 16 ноября 2011 {{ citation }} : Проверьте значение даты: |date= ( справка )
  29. Sylvie Barak (16 Nov 2011), , www.eetimes.com , , Дата обращения: 16 ноября 2011 . Дата обращения: 22 июня 2012. Архивировано 25 октября 2012 года.
  30. James Reinders (5 June 2012), , Intel . Дата обращения: 22 июня 2012. Архивировано 10 июня 2012 года.
  31. Merritt, Rick (8 Jun 2012), , www.eetimes.com . Дата обращения: 22 июня 2012. Архивировано 22 июня 2012 года.
  32. Latif, Lawrence (19 Jun 2012), , www.theinquirer.net . Дата обращения: 22 июня 2012. Архивировано из 22 июня 2012 года.
  33. Prickett Morgan, Timothy (18 Jun 2012), , 222.theregister.co.uk . Дата обращения: 28 сентября 2017. Архивировано 16 октября 2017 года.
  34. Intel Corporation (18 Jun 2012), , www.marketwatch.com , Intel(R) Xeon(R) Phi(TM) is the new brand name for all future Intel(R) Many Integrated Core Architecture based products targeted at HPC, enterprise, datacenters and workstations. The first Intel(R) Xeon(R) Phi(TM) product family member is scheduled for volume production by the end of 2012 . Дата обращения: 22 июня 2012. Архивировано из 20 июня 2012 года.
  35. IntelPR. . (17 июня 2013). Дата обращения: 21 июня 2013. 22 июня 2013 года.
  36. . Дата обращения: 28 ноября 2013. 28 ноября 2013 года.
  37. ↑ . 3DNews (24 ноября 2015). Дата обращения: 24 ноября 2015. 25 ноября 2015 года.
  38. . Дата обращения: 3 декабря 2015. 8 декабря 2015 года.
  39. . Дата обращения: 3 декабря 2015. 8 декабря 2015 года.
  40. Smith, Ryan (2016-08-17). . Anandtech. из оригинала 18 августа 2016 . Дата обращения: 17 августа 2016 .
  41. Cutress, Ian (2017-12-19). . Anandtech. из оригинала 22 декабря 2017 . Дата обращения: 19 декабря 2017 .
  42. Radek (2012-06-18). . Intel. из оригинала 21 июня 2012 . Дата обращения: 12 декабря 2012 .
  43. Raj Hazra (2012-06-18). . Intel. из оригинала 29 октября 2012 . Дата обращения: 12 декабря 2012 .
  44. Rick Merritt (2012-06-18). . EETimes. из оригинала 22 июня 2012 . Дата обращения: 12 декабря 2012 .
  45. Terrence O'Brien (2012-06-18). . Engadget. из оригинала 26 декабря 2012 . Дата обращения: 12 декабря 2012 .
  46. Jeffrey Burt (2012-06-18). . EWeek . Дата обращения: 12 декабря 2012 .
  47. ↑ Johan De Gelas (2012-09-11). . AnandTech. из оригинала 25 ноября 2012 . Дата обращения: 12 декабря 2012 .
  48. от 15 апреля 2013 на Wayback Machine // InsideHPC, 29.03.2013: «…the Stampede supercomputer at the Texas Advanced Computing Center in Austin. Stampede is currently ranked number seven on TOP500, with over 6400 Intel Xeon Phi coprocessors.»
  49. ↑ IntelPR (2012-11-12). . Intel. из оригинала 30 ноября 2012 . Дата обращения: 12 декабря 2012 .
  50. ↑ Agam Shah (2012-11-12). . Computerworld. из оригинала 12 марта 2013 . Дата обращения: 12 декабря 2012 .
  51. ↑ Johan De Gelas (2012-11-14). . AnandTech. из оригинала 12 декабря 2012 . Дата обращения: 12 декабря 2012 .
  52. . THG. 2012-12-04. из оригинала 13 декабря 2013 . Дата обращения: 13 декабря 2013 .
  53. Nikhil Rao. (англ.) . LinuxCon 2013. Дата обращения: 25 декабря 2013. Архивировано из 29 декабря 2013 года.
  54. Rick Merritt (20 June 2011), , www.eetimes.com , . Дата обращения: 22 июня 2012. Архивировано 5 октября 2012 года.
  55. (PDF) , newsroom.intel.com , Intel , 20 June 2011, Архивировано из (PDF) 24 марта 2012 , Дата обращения: 22 июня 2012 . Дата обращения: 22 июня 2012. Архивировано 24 марта 2012 года.
  56. от 26 декабря 2013 на Wayback Machine // The Portland Group (PGI), CUG 2013 Proceedings
  57. . Дата обращения: 22 июня 2012. 20 июня 2012 года.
  58. 19 апреля 2017 года. // IXBT
  59. Jon Stokes. . Ars Technica (20 июня 2011). 26 сентября 2012 года.

Ссылки

  • , Intel (англ.)
  • — на официальном сайте компании Intel . (англ.)
  • Hazra, Raj (18 June 2012), , blogs.intel.com , Today, with the announcement of Intel® Xeon® Phi™ coprocessors, we're going to accelerate the pace of these discoveries and innovations. Intel® Xeon Phi products extend the Intel® Xeon® brand.
  • , 2018-07-27 (англ.)
  • // , 2012-12-04
  • //, 2013
  • // , 2014
  • , — Учебные курсы мехмата ЮФУ
  • // hardwareluxx.ru, 2017
Источник —

gaynor
  • 2021-09-21
  • 1
  • Tags:

Same as Xeon Phi

The title for the last searches