Interested Article - Zen (микроархитектура)

doriana
  • 2020-01-18
  • 1

Zen

Zen — кодовое название микроархитектуры вычислительных ядер процессоров компании AMD , выполненных по технической норме 14 нанометров. . На основе этой микроархитектуры вышли процессоры AMD под торговыми марками Ryzen и EPYC , выпуск первых процессоров этой архитектуры состоялся 2 марта 2017 года .

Разработка велась практически «с нуля». Так, кластерная многопоточность сменилась одновременной ( simultaneous multithreading ). AMD обещает прирост количества выполняемых за такт инструкций на 40 % по сравнению с предшествующей микроархитектурой (англ.) ( .

Чипы на этой микроархитектуре делятся на три группы: две группы торговой марки Ryzen — Summit Ridge (настольные процессоры без графических ядер) и Raven Ridge (настольные и мобильные процессоры со встроенными графическими ядрами) и одну группу торговой марки EPYC — * (серверные процессоры).

Описание архитектуры

По словам AMD , основное внимание уделялось увеличению количества операций за такт (IPC, Instructions Per Clock ). Переход от микроархитектуры модулей, используемой в Bulldozer , к полноценным ядрам, как ожидалось, поможет увеличить производительность на ядро в операциях с плавающей точкой за счёт большего количества блоков FPU.

Особенности микроархитектуры :

  • два потока на ядро (опционально) ;
  • снижение числа ошибок прогнозирования;
  • добавлен кэш декодированных микроопераций ;
  • увеличен размер кэша L1
  • увеличение пропускной способности к кэш-памяти ;
  • оптимизация задержек доступа к кэш-памяти; [ источник не указан 1529 дней ]
  • по 8 МБ общей кэш-памяти третьего уровня типа "victim" на каждый комплекс из 4 ядер ;
  • по 512 КБ индивидуальной в 2 раза более быстрой кэш-памяти второго уровня на каждое ядро (включает кэш первого уровня) ;
  • по 64 КБ на инструкции и 32 КБ на данные в индивидуальной в два раза более быстрой кэш-памяти первого уровня на каждое ядро (кэш второго уровня инклюзивен по отношению к кэшу первого уровня);
  • два блока аппаратного ускорения стандарта шифрования AES .

Универсальная архитектура Zen

Все процессоры архитектуры Zen (Ryzen, Threadripper, EPYC) основываются на избыточных кристаллах Zeppelin коммутируемых с помощью шины Infinity Fabric (работающей на реальной частоте ОЗУ) .

Основой кристалла Zeppelin являются 2 блока Сore Complex (CCX) и общий кэш 3-го уровня (L3) .

В каждом CCX расположены 4 ядра Zen с общим для всех ядер кэшем третьего уровня, объёмом 8 МБ на комплекс. Кэш третьего уровня по большей части эксклюзивный, в то время как данные кэша первого уровня обязательно присутствуют в кэше второго уровня. Каждое ядро в комплексе может обратиться к ячейкам кэша любого уровня примерно с одной и той же скоростью, однако в рамках CCX имеется некоторое замедление при обращении к дальней 4МБ половине L3 кэша, а доступ к 8 МБ L3 памяти в соседний CCX проходит с в 2 раза более низкой скоростью.

Кристалл с ядрами Zen изготовлен с применением FinFET 14нм технологии ( ) фабрики GlobalFoundries .

Все настольные процессоры AMD Ryzen 3, Ryzen 5 и Ryzen 7 используют процессорный разъем AMD AM4 , Ryzen Threadripper - процессорный разъем AMD TR4, мобильные процессоры Ryzen - процессорный разъем AMD FP4, серверные EPYC - процессорный разъем SP3r2.

Сравнение

Инженерный образец AMD Zen в сравнении с процессором Intel Broadwell -E Core i7-6900K закончил рендеринг в программе для 3D-моделирования Blender на 2 % быстрее при частоте 3,4 ГГц против 3,7 ГГц у Сore i7-6900K.

Список процессоров

На микроархитектуре Zen основаны процессоры трёх групп: Summit Ridge (настольные процессоры без графических ядер), Raven Ridge (мобильные и настольные процессоры со встроенными графическими ядрами) и Naples (серверные процессоры без графических ядер). Множитель частоты всех моделей процессоров разблокирован, потому все они поддаются разгону.

Summit Ridge, настольные процессоры без графических ядер
Серия Модель Ядра Потоки Штатная частота ЦП Увеличенная частота ЦП Кэш 1 уровня Кэш 2 уровня Кэш 3 уровня Процессорный разъем Оперативная память PCI-линии Базовое тепловыделение Переменное тепловыделение Дата выхода
Ryzen 3 4 4 3,1 ГГц 3,4 ГГц 384 Кб 512 Кб на ядро 8 Мб AMD AM4 (PGA) Двухканальная DDR4-2666 24 65 Вт 45-65 Вт 27 июня 2017
3,5 ГГц 3,7 ГГц
Ryzen 5 4 8 3,2 ГГц 3,4 ГГц 11 апреля 2017
3,5 ГГц 3,7 ГГц 16 Мб
6 12 3,2 ГГц 3,6 ГГц 576 Кб
3,6 ГГц 4,0 ГГц 95 Вт
Ryzen 7 8 16 3,0 ГГц 3,7 ГГц 768 Кб 65 Вт 2 марта 2017
3,4 ГГц 3,8 ГГц 95 Вт
3,6 ГГц 4,0 ГГц
Ryzen Threadripper 3,8 ГГц 4,2 ГГц AMD TR4 (LGA) Четырёхканальная DDR4-2666 64 180 Вт 10 августа 2017
12 24 3,5 ГГц 4,1 ГГц 1,125 Мб 32 Мб
16 32 3,4 ГГц 3,9 ГГц 1,5 Мб 31 августа 2017
Мобильные процессоры Raven Ridge
Серия Модель Ядра Потоки Штатная частота ЦП Увеличенная частота ЦП Кэш 1 уровня Кэш 2 уровня Кэш 3 уровня Графика Частота графики Процессорный разъем Базовое тепловыделение Переменное тепловыделение Дата выхода
Ryzen 7 2700U 4 8 2,2 ГГц 3,8 ГГц 384 Кб (96 Кб на ядро) 2 Мб (512 Кб на ядро) 4 Мб (4 Мб на комплекс ядер) Vega 10 1,3 ГГц AMD FP5 (BGA) 15 Вт 12-15 Вт 26 октября 2018
Ryzen 5 2500U 2,0 ГГц 3,4 ГГц Vega 8 1,1 ГГц
Ryzen 3 2300U 4 Vega 6 8 января 2018
2200U 2 2,5 ГГц 192 Кб (96 Кб на ядро) 1 Мб (512 Кб на ядро) Vega 3 1,0 ГГц
Настольные процессоры Raven Ridge
Серия Модель Ядра Потоки Штатная частота ЦП Увеличенная частота ЦП Кэш 1 уровня Кэш 2 уровня Кэш 3 уровня Графика Частота графики Процессорный разъем Базовое тепловыделение Переменное тепловыделение Дата выхода
Ryzen 5 2400G 4 8 3,6 ГГц 3,9 ГГц 2 Мб 4 Мб Vega 11 1,25ГГц AMD AM4 (PGA) 65 Вт 45-65 Вт 12 февраля 2018
Ryzen 3 2200G 4 4 3,5 ГГц 3,7 ГГц Vega 8 1,1 ГГц
Athlon 3050G 2 4 3,4 ГГц Vega 3
Athlon 3000G 2 4 3,5 ГГц Vega 3
Athlon 240GE 2 4 3,5 ГГц 1Мб Vega 3 1,0 ГГц 35Вт
Athlon 220GE 2 4 3,4 ГГц Vega 3
Athlon 200GE PRO 2 4 3,2 ГГц Vega 3
Athlon 200GE 2 4 3,2 ГГц Vega 3

Серверные процессоры на базе Zen имеют кодовое название Naples и были представлены в июне 2017 года как Epyc 7000, с количеством ядер от 8 до 32. Большинство из них поддерживает двухпроцессорные системы, остальные (7xxxP) могут использоваться только в однопроцессорных серверах. Используют LGA-сокет Socket SP3r2 .

См. также

Примечания

  1. Устройства исполнения имеют ширину 128 бит ( от 17 марта 2017 на Wayback Machine : " FP side there are four pipes .. combined 128-bit FMAC instructions. These cannot be combined for one 256-bit AVX2"), при исполнении 256-битных инструкций возможно увеличение латентности
  2. . Дата обращения: 4 декабря 2017. 7 августа 2017 года.
  3. . Дата обращения: 16 августа 2016. 2 апреля 2015 года.
  4. . m-pc.net. Дата обращения: 7 марта 2017. 8 марта 2017 года.
  5. (англ.) (7 мая 2015). Дата обращения: 16 августа 2016. 5 июня 2016 года.
  6. (англ.) . Дата обращения: 16 августа 2016. 11 мая 2015 года.
  7. ↑ (англ.) (11 сентября 2014). Дата обращения: 16 августа 2016. 4 июня 2016 года.
  8. от 12 июля 2017 на Wayback Machine / AMD, June 2017
  9. ↑ . из оригинала 17 декабря 2019 . Дата обращения: 26 августа 2017 .
  10. от 17 декабря 2019 на Wayback Machine "The L1 data cache is both double in size ... compared to Bulldozer"
  11. от 17 декабря 2019 на Wayback Machine "AMD’s big headline number overall is that Zen will offer up to 5x cache bandwidth to a core over previous designs."
  12. от 10 января 2020 на Wayback Machine "AMD is also stating that the load/stores will have lower latency within the caches"
  13. . из оригинала 17 марта 2017 . Дата обращения: 26 августа 2017 .
  14. ↑ . Дата обращения: 8 ноября 2019. 8 ноября 2019 года.
  15. . Дата обращения: 8 ноября 2019. 12 декабря 2019 года.
  16. . Дата обращения: 11 августа 2018. 11 апреля 2019 года.
  17. . Дата обращения: 11 августа 2018. 5 декабря 2018 года.
  18. . Дата обращения: 10 декабря 2019. 10 декабря 2019 года.
  19. от 7 апреля 2019 на Wayback Machine "That configuration consists of 1.4 billion transistors and occupies 44 mm² using GlobalFoundries 14LPP FinFET process."
  20. Ian Cutress. Дата обращения: 24 августа 2016. 24 августа 2016 года.
  21. . из оригинала 12 января 2017 . Дата обращения: 26 августа 2017 .
  22. . 3DNews - Daily Digital Digest . Дата обращения: 30 декабря 2020. 23 августа 2020 года.
  23. представлены AMD в 2016 г.; в них впервые реализована STAPM ( Skin Temperature Aware Power Management ) – технология компании AMD, которая используется в процессорах, рассчитанных на применение в компактных устройствах, таких как ноутбуки или портативные игровые консоли. В них размещается несколько дополнительных термодатчики, которые считывают текущую температуру в разных частях корпуса и отправляют ее процессору. В случае выхода переданных значений за пределы заранее заданных лимитов процессор автоматически ограничивает собственную мощность и тактовую частоту, что приводит к снижению уровней тепловыделения и производительности. Благодаря этому через некоторое непродолжительное время температура корпуса устройства тоже снижается. от 1 февраля 2024 на Wayback Machine

Ссылки

  • (рус.)
  • (рус.)
Источник —

doriana
  • 2020-01-18
  • 1
  • Tags:

Same as Zen (микроархитектура)

The title for the last searches