ZISC ( англ. Zero Instruction Set Computer — компьютер с нулевым набором команд ) — архитектура процессора , основанная на таких технологиях, как сопоставление с образцом . Архитектура характеризуется отсутствием микрокоманд в привычном для микропроцессоров понимании. Также акроним ZISC намекает на разработанную ранее технологию RISC.

Концепция основана на идеях, позаимствованных из нейросетей . Для ZISC характерна аппаратная параллельная обработка данных, подобно тому, как это происходит в настоящих нейросетях. Эта концепция была разработана Гаем Палле (Guy Paillet), вдохновлённым во время совместной работы с командой Карло Руббиа по параллельной обработке, и с Леоном Купером в начале 1990-е над RCE (Restricted Coulomb Energy — модель нейросети, опубликованная Cooper в 1982). RCE было разработано и опубликовано в книге Bruce Batchelor (Cardiff University UK) «Practical Approach to Pattern Classification».

См. также

• Ассоциативная память
• Complex instruction set computer (CISC)
• Reduced instruction set computer (RISC)
• Minimal instruction set computer (MISC)
• Ultimate RISC (URISC, OISC)
• ^* (NISC)
• Transport triggered architecture (TTA)

Ссылки

• , issued to IBM/G.Paillet on April 15, 1997
• (недоступная ссылка) by K. Madani, G. de Trémiolles, and P. Tannhof
• by S. Liebman on lsmarketing.com
• at aboutAI.net
• в каталоге ссылок Curlie (dmoz)